Overleg:Prog 101 B

SO - Cartolina nel trascinatore

SO deriva dalla “squadratura” del segnale da Switch AO attivato dal passaggio sotto la testina magnetica della cartolina.

Dispositivi di interfaccia utente fisici

Tasto accensione

31Il tasto è posto, fronte macchina, in basso a destra. Foto. Tasto Accensione Alla sua impostazione si applica la tensione alternata all’alimentatore. L’alimentatore fornisce le tensioni continue che garantiscono il corretto funzionamento sia dei circuiti in cassettiera che quelli delle attuazioni comandi verso la meccanica. Lo stato di inizializzazione macchina minimo è garantito da un flip flop (SR). Nella fase di stabilizzazione delle tensioni continue, SR sbilanciato da una rete RC, si setta e agendo sui flip flop base, blocca possibili azioni casuali. L’azionamento del tasto di reset pone SR = 0.

Tasto Reset

Il tasto, incorporato nelle tastiera è il primo in alto a sinistra. Foto. Tasto reset. Il tasto di Reset genera 2 cicli di tastiera: • 1° Aziona il μSwitch AG • 2° Aziona 2 μSwitch AT e AK Reset generale. Avvio temporizzazione + strobe Crt. Sul tasto di reset non agisce il blocco meccanico della tastiera. L’azionamento del Reset, provoca la inizializzazione della P101 mediante la scrittura nel registro B e C dei bit di servizio (TA) che gestiscono la temporizzazione base. Nei registri M, A, R è posta la cifra -0 sul 24° Crt. I registri deposito e programma, hanno tutti i bit a zero, tranne quelli utili alla temporizzazione.

Tastiera

La tastiera costituisce il dispositivo primario di introduzione dati nella P101. Foto. Tastiera. 32La tastiera dispone di 37 tasti. Reset generale (1). Dato numerico (12). Cifre, virgola e meno. Clear (1). Indirizzi di registro (7). A, R, B, C, D, E, F . Registro splittato (1). Istruzioni (10). Start (1). Salti programma (4). Tutti i tasti attivano 1 ciclo meccanico, il Reset 2. Il ciclo meccanico originato dalla pressione sul tasto agisce su 12 μswitch : • AG Reset generale. • AT Individua 2° ciclo di reset. • AK Strobe Crt pronto. • AA – AD Codice dato numerico / Indirizzo / Istruzione. • AE Indirizzo. • AF Indirizzo / Istruzione. • AM Segno meno in dato numerico. • AN Azzera dato. Se premuto prima di tasto Istruzione. • AV Virgola. I μswitch AE, AF, AK, AN, AT forniscono in uscita segnali diritto e negato. La virgola e il segno meno non attivano il μswitch di strobe Crt valido AK. Il ciclo meccanico dopo aver commutato i μswitch li lascia impostati sino al ciclo seguente ad eccezione del μswitch di strobe AK che ritorna a riposo. AN Clear ha l’effetto di azzerare M , predisponendolo a un nuovo dato. Foto μSwitch Tastiera e Trascinamento cartolina.

La cifra introdotta mediante un tasto numerico viene inserita nel Crt della LDR corrispondente al TA di R, le cifre precedenti, se presenti vengono ritardate di un Crt. I tasti virgola e meno, non essendo accompagnati da uno strobe di Crt, non originano un ciclo di inserimento Crt in LDR. L’informazione dei due tasti è posta in bit dei Crt introdotti precedentemente, TC per segno meno e TD per la virgola. In caso di battuta di segno meno, sono posti a 1 i TC di tutte le cifre valide. Il dato è introdotto a partire dalle cifre più significative, il bit TD specificante la posizione della virgola rimane sul Crt, individuato dal TA in B, sino alla battuta del tasto virgola. La battuta della virgola, fissando la posizione della cifra di peso 10 0 (unità), fissa il TD alla cifra che l’ ha preceduta. La battuta di altri tasti cifra, procura lo spostamento di tutta l’informazione introdotta prima , bit TD di virgola compreso. Durante il tempo in cui la macchina non è in attesa di dati la tastiera è bloccata tramite elettromagnete. In caso di più tasti contemporanei la tastiera si blocca meccanicamente. La tastiera permette la battuta in successione di due tasti senza l’intervento del blocco meccanico. A fianco dei pulsanti di modo è posto il tasto di sblocco meccanico tastiera. 34In Appendice A. Codici da tastiera si trova il dettaglio dei codici attribuiti ai tasti.

Lampadini

Il sistema, mediante lampadini, comunica all’operatore lo stato di: • • • Attesa introduzioni dai o programma. Luce verde fissa. Programma in esecuzione. Luce verde intermittente. Condizione di errore. Luce rossa fissa.

Pulsanti introduzione - stampa programma

I pulsanti “bistabili” di modo introduzione o stampa programma sono 2: • • Registra Programma Determina la scrittura delle istruzioni nei registri . programma. Input tastiera o cartolina. Stampa programma Seguito da istruzione S o salto, comanda la stampa del programma nei registri. Foto. Pulsanti di modo. Le istruzioni possono essere introdotte sia da tastiera che da cartolina. La lettura o scrittura delle istruzioni in LDR è sequenziale e fissa. Inizia dal registro G seguono I, F, E , D fino a un massimo di 120 istruzioni. La lettura della cartolina avviene con macchina in attesa, luce verde fissa, tastiera sbloccata ed introduzione della cartolina. Programma corto L’impostazione di entrambi i pulsanti restringe a E, D i registri coinvolti nelle operazioni di lettura e scrittura. Le istruzioni sono massimo 48. Gli altri registri restano immutati. La battuta del tasto della prima istruzione o il passaggio della cartolina provocano la cancellazione dei registri di programma. Sblocco Tastiera, sblocca la stessa tastiera nel caso di blocco meccanico per battuta contemporanea di più tasti.

Stampante

La stampa avviene con movimento del carrello da destra a sinistra. Il ciclo di stampa registro comporta automaticamente una interlinea, ne segue che ogni riga di stampa contiene un solo dato. Il fine ciclo prevede il ritorno alla posizione di partenza del carrello. È disponibile l’istruzione di interlinea singola, non quella di tabulazione carrello. Foto. Gruppo stampa. Il gruppo di stampa è formato da :

# Tamburo cilindrico portante in rilievo i caratteri in rotazione continua. I caratteri corrispondono ai simboli delle istruzioni, indirizzi, cifre numeriche, virgola e segno meno. Il numero di colonne sul tamburo è 28, la 1 a riservata all’istruzione, la 2 a all’indirizzo, le altre alle cifre, segno meno e virgola. La 3 a colonna non è comunque mai utilizzata, producendo la separazione tra istruzione-indirizzo e dato numerico.

Il numero di cifre massimo stampabili, sottratti segno e virgola è 23. Il numero di righe di simboli sul tamburo è 24. Le prime 16 righe di simboli sono utilizzate. Le 8 restanti righe di simboli hanno lo scopo di equilibrare il tamburo in rotazione.

# Rotella dentata, in rotazione solidale con il tamburo. La variazione di flusso magnetico, data dal passaggio del dente in

corrispondenza di una bobina origina un segnale il cui passo angolare è uguale a quello dei simboli sul tamburo. La rotella fornisce quindi l’informazione che sincronizza posizione del martelletto e simboli sul tamburo. Il numero di denti della rotella è 17. I denti non sono distribuiti sull’intera circonferenza della rotella, ma ne lasciano un settore libero. Il tempo di rotazione corrispondente al settore senza denti, fornisce il tempo che permette l’accesso alla LDR per il prelievo del Crt. da stampare.

# Carrello porta martello di battuta, comandato da elettromagnete, dotato di moto continuo rettilineo parallelo all’asse maggiore del tamburo porta

caratteri. Il carrello avanza di un passo Crt ad ogni giro del tamburo.

# Martelletto di stampa di un simbolo a battuta, solidale al carrello, anche esso

comandato da elettromagnete. Onde recuperare i ritardi circuitali variabili tra il momento di rilevamento del dente e il set del flip flop che abilita la battuta, si è inserito un flip flop di servizio onde assicurare sincronismo e tempo costante di battuta.

Appendice C. Tabella di corrispondenza tra simboli e denti.

Rotella decimali

Il calcolo avviene con virgola naturale.

Il numero di decimali con cui viene normalizzato il risultato delle istruzioni aritmetiche e la stampa da programma, è quello impostato tramite una rotella impostata manualmente. La scelta possibile è 0 – 15 cifre decimali.

In introduzione manuale , il dato viene stampato con il numero di cifre decimali introdotto dall’operatore.

Foto. Rotella decimali.

Cartolina

La cartolina è il supporto per il trasporto dei programmi della P101.

L’operatore posizionando il pulsante Stampa Programma, sceglie tra 2 formati di cartolina:

• Intero 120 Crt 5 Registri G(1), I(2), F, E, D. • Ridotto 48 Crt 2 Registri E,D.

Il programmatore oltre le istruzioni. ha la possibilità di inserire nei registri di programma dei numeri. Le tecniche utilizzate sono descritte in P101 Manuale di programmazione P101.

L’esecuzione di un programma può prevedere l’inserimento di più cartoline in tempi diversi. Foto . Inserimento Cartolina.

Ogni pista ha la capacità massima di 5 registri programma, 24 X 5= 120 Crt.

La testina di lettura – scrittura della cartolina non coincidente con l’asse del supporto, permette mediante semplice capovolgimento della cartolina, il riutilizzo dello stesso supporto per altre 120 istruzioni.

La faccia del supporto non ricoperto da ossido magnetico è divisa orizzontalmente in due parti uguali, con scritte speculari fornenti lo spazio a un breve memo relativo ai due programmi registrati.

Struttura fisica dell’unità di calcolo

Cassettiera

La struttura della cassettiera è di lamiera aperta sul lato posteriore per permettere l’inserimento delle piastre. Sul lato posteriore è, fissato con viti il circuito stampato del back panel. Foto. Cassettiera. Per ottenere una riduzione in altezza, le piastra pari sono inserite capovolte in modo che le colonne dei micromoduli della piastra pari scorrono tra le colonne delle piastre dispari. La cassettiera accoglie 9 piastre, la prima piastra NR. 1 è quella in basso, l’ultima la nona, in alto, è una piastra ridotta per poter essere affiancata dalla linea di ritardo (LDR). La piastra 9° ridotta, metà colonne ed un numero ridotto di righe, permette alla carrozzeria di essere più bassa in coda e quindi appaia più corta. L’inserimento delle piastre è facilitato da guide laterali. Il raffreddamento delle piastre in cassettiera è data da una ventola azionata mediante cinghia dal motore unico di macchina.

Back panel

Foto Intercablaggi P101. Il circuito stampato monta 34 connettori a 28 contatti, disposti su 9 righe e 4 colonne. La 9 a riga, in figura monta solo 2 connettori.

Alla base del back panel, in orizzontale sono saldati i pin di connessione “maschi” di 4 connettori a 12 vie per i segnali ai circuiti attuatori di stampante, tastiera, cartolina. Appendice B. Connettori Pacco Elettronica – Attuazioni.

Memoria – Linea di ritardo

Foto. Linea di ritardo.

Il tipo di memoria usato è una linea di ritardo realizzata utilizzando le proprietà magnetostrittive di un filo d’acciaio armonico.

41L’informazione è contenuta nella successione delle torsioni inflitte al filo dal circuito di scrittura nella linea di ritardo (LDR). In caso di bit posto a 1 (ON). la forma d’onda di scrittura ha una commutazione a metà del periodo di bit.

Il mezzo è quindi ad accesso strettamente sequenziale con un tempo di latenza proporzionale alla lunghezza del filo d’acciaio. Grado di parallelismo 1 bit.

Data una frequenza di scrittura di 1 MBit / Sec , una capacità totale è di 1920 Bit e un gap per incorporare le tolleranze nel sistema elettro meccanico, si ha un tempo di riciclo o latenza di 2,1 mSec .

La linea di ritardo con un piastrino con il circuito di amplificazione di lettura, per protezione è inscatolata in una struttura di lamiera.

Una cornice di metallo fornisce la struttura per il montaggio affiancato della LDR e di una semipiastra da inserire nella 9° posizione della cassettiera.

Il circuito è suddiviso in tre blocchi funzionali: l’amplificatore del segnale generato dal trasduttore elettromagnetico, uno squadratore ed un generatore di impulso di durata di 0.5 μSec.

Descrizione LDR a cura di Alessandro Graciotti

Schema a blocchi amplificatore Linea di ritardo.

L’amplificazione del segnale di ingresso è effettuata da un amplificatore differenziale a due stadi NPN-PNP (T6 – T9) seguito da un circuito di uscita NPN single-ended (T1). Il trasduttore è collegato all’ingresso non invertente dell’amplificatore; il segnale di uscita è retrocesso sull’ingresso invertente, interamente per la componente continua, attenuato di circa 400 volte per la componente alternata. Il guadagno open-loop calcolato dell’amplificatore è di circa 500; per effetto della contro reazione il guadagno effettivo in ac risulta quindi essere di circa 220 (confermato dalle misure).

Il ritorno del filtraggio del feed-back (C4 e C5) è collegato con il ritorno del trasduttore ad una tensione costante di circa +9V ricavata con lo zener Z2 (1N756) in serie ad un diodo, in questo modo un eventuale rumore presente sull’alimentazione non verrà amplificato 42essendo presentato in modo comune sui due ingressi. La tensione di uscita a riposo si stabilizza, per effetto della contro reazione totale in dc , allo stesso livello dell’ingresso.

Il segnale amplificato pilota un classico trigger di schmitt (T4 T5) la cui soglia è posizionata a circa 7V cioè due volt al di sotto della tensione di uscita a riposo dell’amplificatore; l’isteresi è di circa 1V. La tensione al trasduttore necessaria a eccitare il trigger di schmitt risulta quindi essere di circa -8mV. L’uscita dello squadratore è un segnale positivo di circa 5V la cui durata dipende dalla forma del segnale di ingresso.

Il segnale squadrato pilota un oscillatore monostabile di 500nS costituito da T2 e T3. L’uscita dell’ univibratore è di circa 12V senza carico.

Piastra

Foto. Piastra.

La piastra è supporto di circuito stampato a uno strato su 2 facce. Le tracce sulle 2 facce sono connesse tramite fori metallizzati.

I componenti, micromoduli, sono montati solo sulla faccia superiore.

La piastra permette di montare i micromoduli disposti su 12 colonne.

Il numero di micromoduli per colonna non è fisso, in quanto gli stessi hanno dimensioni diverse, 2 / 4 righe.

La sbrogliatura dei circuiti stampati è stata fatta manualmente. Le piste sono state tracciate mediante incollamento manuale di nastrini.

La posizione di montaggio dei micromoduli sulla piastra è data da una lettera identificante la colonna (A – Q ) e da un numero ( 1- 32) per la riga.

La posizione riportata sui fogli logici, nella documentazione, è quella della 1° riga occupata dal micromodulo, indipendentemente dal verso, diritto o capovolto, del suo inserimento nel circuito stampato.

Ad esempio la scritta 04C21, indica piastra 4,colonna C riga 21.

43La connessione tra piastre tramite back panel è permessa da 4 tenoni, disposti sul lato maggiore in basso del circuito stampato, ognuno di essi riporta 28 madonnine dorate.

Il totale dei punti di connessione è 28*4= 112.

I piedini 1 e 2 del 1° connettore sono sempre connessi a massa

I piedini 3 e 4 del 1° connettore sono sempre connessi a +20 Volt.

Le operazione di manutenzione dispongono di un tenone, posto sul lato maggiore, in alto a sinistra, con 8 madonnine dorate.

Con vista piastra lato componenti, la numerazione di colonne, tenoni e delle madonnine parte sempre da destra

L’inserimento capovolto delle piastre pari comporta anche quello dei segnali sul circuito stampato del back panel.

Occore panel

quindi distinguere , per le piastre pari tra documentazione di piastra e back

Nota. In Olivetti, il primo tentativo di sbrogliatura di circuito stampato complesso è stato fatto a Pregnana Milanese dall’ing Lerda. La piastra utilizzata era la piastra della temporizzazione della Programma 101.

Micromodulo

Foto. Micromodulo.

Il micromodulo è “l’invenzione” che ha anticipato i circuiti integrati i cui primi prototipi sono stati presentati alla stessa mostra, BEMA di NEW YORK, a cui era la P101 in prima mondiale la P101.

Esso permette un montaggio, su linea separata dei componenti discreti, transistor, diodi, condensatori e resistenze su un piccolo circuito stampato portante inciso il codice micromodulo

Il circuito stampato del micromodulo dipende dal circuito realizzato e riporta una sigla identificativa dello stesso.

Esso ha sempre 2 colonne, il numero di righe 2 / 4, dipende dal circuito. I componenti discreti sono montati in verticale, lasciando un reoforo libero da inserire sulla piastra madre.

I micromoduli di 2 righe montano tipicamente resistenze usate come zavorre, riduttrici di tensione dei segnali e quindi dei disturbi indotti.

Quelli di 4 righe sono tipicamente circuiti NOR, 4 / 5 Ingressi.

Il transistor tipico utilizzato è il 2N708 o equivalente 1W8723. Il diodo è l’ OA95.

Raccolta Circuiti Elettrici.doc

Parte 2 – Struttura Hardware

Temporizzazione dettaglio

Lo schema dei circuiti è in P101- Fogli logici. Foglio 1.

L’hardware della temporizzazione è composto da:

Oscillatore OT.	Frequenza base 1 MHz.
Registro shift ML – MP.	Assegna l’informazione da LDR a banchi di 5 registri.
Flip flop MT.	Aggiunge un 2° banco di registri.
Flip flop MK.	Individua il periodo di lettura da LDR del bit nei 10 registri. Frequenza base/10.
Registro shift TA – TH.	Periodo di Crt. Richiuso ad anello TH su TA. Frequenza base/10/8= 12,5 KHz.
Flip flop TK.	Periodo del Crt . Set in TA – TD.
Flip flop TT.	Abilita oscillatore OT. Settato dalla lettura 1° TA di B. Resettato dalla scrittura dell’ultimo bit del 24° Crt di M in LDR.
Flip flop TR.	Settato dal 2° TA di B. Inizio del 24° Crt. Reset in TT \.
Flip flop TS.	Set da fine TH del 24° Crt. Reset con scrittura 1° TA in B. Copre la temporizzazione priva di TA – TH.

Diagramma Ciclo di temporizzazione .Stato SE.

La temporizzazione è generata da un hardware progettato per essere realizzato con un numero minimo di componenti.

I confini della memoria sono stabiliti mediante bit di servizio TA scritti in B, l’accesso è sequenziale, pertanto non è necessario disporre di un contatore hardware specifico dei 24 Crt.

La scansione del tempo è data dall’oscillatore OT (1 MHz). OT pilota uno registro shift di 5 Bit (ML – MP) connesso ad anello per tutto il tempo di attività della temporizzazione.

Ad ogni set di ML si ha una commutazione del flip flop MK, il quale con la frequenza 1\10 di quella di bit, indica il tempo di bit per i 10 registri interlacciati.

MK , ad ogni suo fronte di salita, determina lo scorrimento del registro ad anello TA – TH (8 Bit). Il periodo del registro determina quello di Crt, essendo i registri interlacciati racchiude 80 Bit.

Il flip flop TK, set con TA, indica bit di servizio o di selezione del registro (TA – TD). Reset con TE, indica il codice della cifra numerica o dell’istruzione (TE – TH).

I flip flop che memorizzano i bit di registro sono divisi in 2 banchi.

1° Banco registri	B, C, D, E, F
2° Banco registri	A, I, R, G, M

Il flip flop MT set attribuisce i bit nel registro serie in uscita della LDR al 1° banco di flip flop. Con MT reset, i bit nel registro serie saranno attribuiti al 2° banco.

I flip flop serie in uscita alla LDR sono 4 (ME , MF, MG, MH ), avendo ogni banco 5 registri, l’informazione relativa al 5° registro del banco è caricata “al volo” rispettivamente in F e M.

Il momento di informazione nel registro pronta è definito dal flip flop MP.

MP con MT set (MR), attribuisce l’informazione del registro serie al 1° banco.

MP con MT reset (MX), attribuisce l’informazione del registro serie al 2° banco.

MR precede MX di 5 μSec, avendo entrambi un periodo di 10 μSec. Ne segue che l’informazione valida appartenente allo stesso bit, permane nei 2 banchi contemporaneamente per soli 5 μSec.

Diagramma Temporizzazione - 1° Ciclo di Linea di ritardo. Vedere al 300-500%.

Gap della Linea di Ritardo

Essendo la memoria fatta di filo d’acciaio, è necessario che una parte di filo sia aggiunta per assorbire le tolleranze di sistema. Si genera quindi un tempo (Gap) tra la scrittura dell’8° Bit del 24° Crt in M e la rilettura del 1° Bit del 1° Crt di B.

Durante il periodo di gap l’oscillatore OT è bloccato. Il flip flop TT definisce il periodo di attività dell’oscillatore base OT. Durante TT si sovrappongono 3 tipi di attività necessarie per la lettura e scrittura dell’informazione nella LDR.

1. Trasformazione da serie a parallela di 1 Bit per banco dell’informazione.
2. Elaborazione dell’informazione dei registri.
3. Trasformazione da parallela a serie di 1 Bit per banco dell’informazione.

L’ attività 1, precede del tempo di lettura dei bit del 1° banco di registri (5 μSec), il possibile utilizzo del banco di registri interessato.

L’attività 2, dispone di 10 μSec per l’elaborazione dell’informazione.

L’attività 3, segue la 2 e si conclude 5 μSec dopo l’attività 2 con la scrittura del 2° banco di registri.

La fase 2 è pertanto preceduta, inizialmente, da un periodo di tempo di lettura del 1° banco e seguita alla fine, da un periodo di scrittura del 2° banco di registri in LDR.

In questi 2 periodi, iniziale e finale, l’informazione non è valida, pertanto la temporizzazione di Crt fornita dal registro TA – TH è bloccata.

Il flip flop TS copre i momenti, iniziale e finale, di non validità dei dati nei registri.

Il flip flop TR, essendo settato dal TA in B posto sul 24° Crt, indica inizio della fase di fine temporizzazione. Ultimo ciclo TA – TH.

Diagramma Fine Ciclo Linea di ritardo.

Ciclo di rinfresco dell’informazione in LDR

Si è in un ciclo di rinfresco dell’informazione dopo che la macchina ha eseguito un ciclo di reset ed è in attesa che l’operatore dia il via a qualche operazione.

Questa è la condizione al termine dell’esecuzione sia di comandi manuali che di programmi.

In questo caso, ogni 2,1 mSec circa, l’informazione nella LDR compie un ciclo in cui viene ogni volta rinnovata.

La sequenza degli eventi è:

1. 1° Bit da LDR dopo il gap setta TT .
2. TT sblocca l’oscillatore OT .
3. OT avvia il registro di temporizzazione di bit ML – MP.
4. ML comanda la commutazione di MK. MK segnala che il bit in B, C, D, E, F, A, I, R, G e M è pronto.
5. MK comanda lo shift del registro TA – TH. Il registro TA – TH provvede la temporizzazione di Crt.

La temporizzazione sincronizza l’informazione da linea di ritardo con i flip flop di registro facente parte di (3) in Figura 1.

La logica combinatoria (4), con la macchina in attesa di azione dell’operatore, copia l’informazione di bit in (3), nel registro di uscita verso LDR (5) .

Diagramma Ciclo Linea di ritardo

La temporizzazione avviata dal 1° bit letto da LDR , che per settaggio hardware è attribuito al registro B, prosegue in modo ciclico, per il tempo corrispondente a 23 caratteri. Nello slot di tempo corrispondente al bit TA del 24° Crt di B, viene letto il bit che con il set del flip flop TR segnala l’ultimo Crt del ciclo.

• Il 2° bit in TA di B setta TR . Ultimo Crt del ciclo.
• TR abilita al termine di TH il set di TS . Fine del 24° Crt .
• TS scritti gli ultimi bit nel serializzatore in LDR resetta TT .
• TT resettato, blocca OT e quindi tutta la temporizzazione da lui derivante.
• Il blocco della temporizzazione provoca un periodo di attesa (Gap), pari al tempo necessario al 1° bit di B di giungere alla fine del filo di acciaio e di riavviare la temporizzazione per un nuovo ciclo.

La durata della temporizzazione dipende da posizione e presenza del 2° bit in B. Una sua anticipazione determina una numero di Crt minore di 24. Con la sua scomparsa la temporizzazione non si arresta determinando la mancanza di gap ed una perdita di sincronismo con i dati in LDR.

Registro K

Lo schema del circuito è in P101- Fogli logici . Foglio 3.

Il registro K, composto da 8 bit ( KA – KH ) ha la funzione di :

• Contatore di Crt in inizializzazione della temporizzazione e numero decimali.
• Contatore dei denti della ruota fonica in stampa.
• Interfaccia di dati numerici ed istruzioni con:
  • Tastiera.
  • Stampante.
  • Cartolina.
• Allinea il registro selezionato ritardandolo di un Crt per ogni giro di LDR.
• In calcolo contenendo il Crt utilizzato precedentemente nel sommatore, in caso di riporto permette l’inserimento di un TA che segnalerà il Crt durante il ciclo seguente per la correzione della cifra.

Nelle funzioni di conta o di calcolo, con il registro K connesso al sommatore, l’informazione utile è quella di digit ed è nei 4 bit KE – KH.

Il clock del registro K viene generato da:

• MX tranne che durante la lettura o scrittura cartolina.
• OS , clock di bit cartolina per i soli 8 bit di codice istruzione.

Il clock è continuo tranne che nei 2 casi seguenti :

a) In stampa sulla seconda colonna dell’indirizzo, TK blocca i primi 4 bit, per caricare in KE – KH il codice dei primi 4 bit del Crt contenente l’indirizzo.

b) Durante la fase di scambio Crt con la cartolina, nel periodo di lettura o scrittura dei 4 bit di servizio aggiuntivi, si inserisce MX per 8 bit abilitati da NB, per scambiare il Crt con la LDR.

Il dettaglio dell’utilizzo del registro K è inserito nel contesto di descrizione relativo alla specifica funzione.

Registro H

Lo schema del circuito è in P101- Fogli logici . Foglio 3. I bit del registro H sono 8 ( HA – HH ). In esecuzione istruzione contiene il codice dell’istruzione. Tipicamente i bit del registro indicano:

HA – HC	Registro.
HD	Split.
HE – HH	Istruzione. In lettura / scrittura programma o cartolina, seleziona il registro di programma contenente le istruzioni. Multiplexer registri 51I circuiti multiplexer sono utilizzati per convogliare su un segnale unico il contenuto di più registri. L’informazione del segnale sarà quella del registro selezionato dalla istruzione in esecuzione. La figura mostra l’utilizzo dei registri dati B, C, D, E, F e dei registri programma G, I ed eventualmente F, E, D. La tecnica è resa possibile in quanto le istruzioni prevedono la possibilità di selezionare un solo registro per istruzione, oltre se utile, un secondo selezionato in modo implicito e comunque predeterminato in funzione dell’istruzione. LN, RN, LT - Multiplexer registri dati e programma image Il flip flop LN , set con MM*MK e reset con MX, ha la funzione di ritardare il contenuto dei registri del 1° banco, B, C, D, E, F, riallineandolo al contenuto dei registri del 2° banco, M ed A e rende possibili le istruzioni di calcolo, trasferimento. Lo stesso rifasamento viene utilizzato per la stampa dei simboli istruzione ed indirizzo o input output verso cartolina, senza dover badare al banco di appartenenza del registro interessato. LT – LX viene utilizzata per la stampa del dato numerico. Nelle istruzioni di calcolo, durante lo stato SB, LT – LX serve per trasferire il registro selezionato nell’operando implicito M. RN nelle istruzioni di trasferimento trasporta il segnale del registro selezionato tra i registri B, C, D, E, F sostituendolo alla richiusura del dato precedente. LP - Multiplexer registri programma I registri programma D, E, F, appartengono al 1° banco, mentre G ed I al 2°. Il flip flop LP provvede al riallineamento dell’informazione contenuta nel registro selezionato del 1° banco alla temporizzazione dei registri del 2° banco. Il flip flop LP viene utilizzato per la lettura dell’istruzione (fetch), durante SP. image Reti logiche CX – OR di stati image: P101- Fogli logici. Foglio 2 OR logici di stati sono utili per utilizzare le parti hardware utilizzate in fasi diverse della stessa istruzione o in istruzioni diverse. Si fornisce l’elenco e gli stati che li originano . Onde semplificare l’hardware, un OR di stati logici può avere come suo ingresso un altro OR di stati logici. CA SC, SD, SE. CB SE, SG, SH, SM, SN. CC CH, SE, SM, SN. CD SM, SN. CE SF, SH . CG SA, SB, SC . CH SF, SG, SH, SK . CK SM, SN, SP, VX . CM SB, SE . VX Originato da SB * ZH * HD * DA, indica stato SB in esecuzione istruzione di costante da programma. MS – Cambio stato document: P101- Fogli logici. Foglio 2. MS fornisce il segnale che temporizza il passaggio di stato. MS pilota tutti i reset dello stato attuale tranne SS, attuato da SS * TT \ * VP \ . Lo stato di destinazione dipende sia dallo stato di provenienza, esso può essere senza alternative come da SH a SK, o dipendere da condizioni anche multiple, vedi SE che può essere seguito da SA, SF, SM, SP, SS. VA La rete logica VA viene utilizzata per scrivere il segno meno nei registri A e R nella formalizzazione risultato, stato SL. • Nelle istruzioni di moltiplicazione, divisione e radice, ZC * LR * TK \ trasferisce R in A, bit TE – TH del risultato. • Tramite SE * ZG * NH (rete RA), forza WK che abilita XC, contenuto di A durante l’istruzione di scambio registro. ( WK * HF * LA * WA \ ) . • Se il decodificato di M è attivo, ZG * DM * VA * NK \ ,introduce in SE A in M. Ricordando che nelle operazioni di calcolo i flip flop : NK Set ha il significato di A negativo. NL Set ha il significato di segno in A ed M discorde. Il segno del risultato viene introdotto in VA da: ZC * NL * TC Moltiplicazione, divisione con segno discorde. ZB * NK * NM \ * TC Somma algebrica A negativo e A > M. ZB * NK \ * NM * TC Somma algebrica A positivo e A < M . La richiusura sui registri A ed R tramite VA è fatta da: SL * PA * VA * NC Registro A. SL * PA * VA * ZF \ * ZK \ Registro R. XX XX è usato per commutare NL, flip flop fornente in cartolina, la forma d’onda da registrare o il bit letto. In registrazione cartolina: OR * HN * KA * NB \ . Commuta NL se bit (KA) = 1. OR * HN \ * NK * NL \ . Scrive il bit di parità. In lettura cartolina OS * LS * AP \ memorizza i bit letti. In radice quadrata abilita il 2° ciclo degli stati SF, SG, SH, SK. WR (ZK * SK * NM \) commuta NL ogni SK se NM negato. Sommatore document: P101- Fogli logici. Foglio 5. Con sommatore si intende un complesso circuitale utilizzato per operazioni di conta, somma algebrica o confronto. Il sommatore è composto da: • Sommatore binario parallelismo 1 bit. • NL - Rete logica di segno discorde in A e M. Segno discorde NL = 1. • NK - Segno registro A, accumulatore. Segno meno NK = 1. • VB - Rete logica di decisione somma algebrica. Ciclo di somma VB = 1. • XM – Rete logica combinatoria. Bit 1 di somma, confronto o conta. • XS - Rete logica combinatoria. Bit 2 di somma o confronto. • ND - Riporto di bit e digit. • NE – Riporto bit o digit precedente e\o incremento contatore. • NM – Risultato confronto A > M. • VS – Formattazione output sommatore. A completamento è incluso il registro di uso multiplo(KA–KH), utilizzato dal sommatore per: • Far scorrere il registro di un Crt rispetto gli altri. • Inserire a posteriore un bit di servizio, per la eventuale correzione. • Conta posizioni Crt in LDR . I dati oggetto di calcolo sono posti in M e A, registri interi. Il risultato del calcolo, a fine calcolo, si trova formattato in A, stato SL. Il registro R è utilizzato, durante il calcolo, come registro di servizio. A fine calcolo contiene dati utili, il cui significato diverso, dipende dall’istruzione. Le funzioni che utilizzano il sommatore sono: 55• • • • Scrittura dei bit di controllo temporizzazione della LDR. Impostazione della numero di cifre decimali da rotella. Esecuzione delle istruzioni di calcolo. Conta denti ruota in stampa. Le operazioni elementari sono: • Conteggio Crt. • Confronto registri. • Somma di bit. • Somma di digit decimali. PA, PM, TP e TM PA, PM e TP, delimitano la parte di registro contenente dati validi. Il criterio di scelta è presenza di bit TB = 1 contigui. Questa funzione risolve il problema di registri che durante l’elaborazione possono far scorrere, shiftare, la loro posizione in linea di ritardo. PA, PM sono correlati al registro A e M. TP svolge la stessa funzione logica per il registro selezionato tra quelli in LT (A, M, R, B, C, D, E, F) . PA e PM in or originano PO, segnale che spesso determina il cambio stato. Con i registri deposito splittati che possono contenere due dati numerici, la scelta del dato indicato dall’istruzione è fatta tramite il flip flop TM. Il set di TM dipende dal bi HD dell’istruzione: • HD = 0 Set tramite TA in B sul 24° Crt. • HD = 1 Set tramite TA in C sul 12° Crt. TM permane per 1 solo Crt, il suo reset avviene il TA seguente L a caduta di TM setta TP all’inizio del registro, 1° o 13° Crt. TP, è set per la parte di registro individuata da HD e con Crt contigui aventi TB=1. HP Il flip flop HP indica che è in esecuzione un programma. Esso è settato da XI (CS * LR * TA * SA \ * NH \ ), segnale che inizia la fase di fetch da registro programma dell’istruzione da eseguire. Il reset di HP avviene con l’estrazione, da registro di programma, dell’istruzione S Istruzione che a seconda della logica del programma, pone lo stesso in attesa dell’intervento dell’operatore o ne segnala la fine. ===Decodifica codice istruzione===. P101- Fogli logici. Foglio 3. Il registro H contiene il codice dell’istruzione in esecuzione, specificamente in: HA – HC Codice del registro. HD Registro intero (0), splittato (1). HE – HH Codice operativo. Dai codici derivano specifici decodificati hardware di indirizzo e codice operativo. Decodifica codice indirizzo registro - DX P101- Fogli logici. Foglio 3. I decodificati di registro sono 8, la lettera dopo la D è quella del registro. In ordine binario: Decodificato DM DC DR DD DA DB DF DE Hex 0 1 2 3 4 5 6 7 HA 0 1 0 1 0 1 0 1 HB 0 0 1 1 0 0 1 1 HC 0 0 0 0 1 1 1 1 Per i soli registri deposito B, C, D, E, F , ponendo il bit HD = 1, si seleziona il registro indicato in HA – HC, di soli 12 Crt con inizio dal 13° Crt. I registri aventi HD = 1 sono detti splittati e nei fogli di programmazione sono indicati con lettere minuscole. I registri solo programma G ed I, essendo acceduti in sequenza non necessitano di specifico indirizzo. Dovendo comunque essere distinti per essere utilizzati, si usano i decodificati DM e DA, rispettivamente per G ed I. La condivisione dei due decodificati è resa possibile dalle funzioni, tra loro esclusive, che utilizzano i due tipi di registri. Da tastiera HD è posto a 1 istruzione. dal tasto Split (\), inserito tra il tasto indirizzo e quello Decodifica codice operativo - ZX P101- Fogli logici. Foglio 3. I decodificati delle istruzioni sono utilizzati per identificare sia un solo codice operativo che un insieme di codici operativi. Un solo codice operativo può attivare più decodificati. Ad esempio la radice quadrata , codice operativo B Hex, attiva i decodificati: ZA ZC ZK Calcolo Moltiplicazione, Divisione, Radice quadrata. Radice quadrata. In ordine binario: Decodificato ZN ZG ZH ZB ZE ZF ZL ZK ZM Istruzione S ↓, ↕ ↑ +, - X <>, * √ V, W,X,Y Hex 0 1, 3 2 4, 5 6 7 8, 9 B C- F HE 0 X 0 X 0 1 X 1 X HF 0 0 1 0 1 1 0 1 X HG 0 0 0 1 1 1 0 0 1 HH 0 0 0 0 0 0 1 1 1 Il codice operativo A Hex non è utilizzato. ZA si attiva per tutti i codici operativi di calcolo più VX, costante da programma. ZC si attiva per moltiplicazione, divisione , radice quadrata. ZO viene attivato per i codici di trasferimento registri, stampa, e ZA * SB * NH \ . Schema a blocchi image Parte 3. Hardware comune Lettura o scrittura in Linea di Ritardo L’operazione di lettura o scrittura in LDR, in caso di interazione con tastiera, cartolina e stampa, utilizza una struttura hardware unica indipendentemente dal contenuto semantico del dato scambiato (Esempio numero o istruzione). I segnali di • AK • WX • HN • VZ richiesta sono: Crt da tastiera. Crt da stampare. Crt in input o output verso cartolina. Avvio stampa per risultato calcolo manuale X : e radice. La struttura si compone di: • WZ Or delle richieste. • PS Flip flop si sincronizzazione con temporizzazione di Crt. • NG Flip flop di abilitazione richiesta. • NA – NB Coppia di Flip flop di attuazione della richiesta. Il flip flop PS, sincronizza l’insieme delle richieste asincrone di scambio Crt, rispetto la temporizzazione di sistema, usando il 1° fronte di TD per il set e di TH per il reset. Il flip flop NA: Set con XE: • TA in R Tastiera e Cartolina. • TA in A Stampa. Blocca la scrittura del TA in R o A se occorre spostarlo sul Crt seguente. Abilita la scrittura del Crt nel registro K. Il reset di NA avviene il TA seguente e con esso si ha il set di NB . Il flip flop NB: Scrive il TA in R o A, se occorre sul carattere seguente. Setta NG impedendo che il ciclo seguente si abbia un nuovo ciclo NA – NB . Un nuovo ciclo si riavrà solo a seguito di un nuova richiesta di scambio Crt con LDR con NG reset. Il diagramma mostra il caso di stampa della cifra 6 in M. Diagramma Ciclo NA - NB Il TA di A è sul 1° Crt, esso genera XE che setta NA. NA blocca la riscrittura del TA in RA. 60La cifra 6 in LM, complementato 9, viene caricata in K per il conteggio successivo coi denti della ruota fonica. Il reset di NA setta il flip flop NB . Il flip flop NB: Abilita la scrittura del TA in RA ritardato di 1 Crt. Setta il flip flop NG che bloccando XE impedisce cicli supplementari di NA – NB . Introduzione dati La via primaria di introduzione dati è la tastiera. L’introduzione di dati è permessa solo in SA, stato in cui la tastiera è sbloccata. Da tastiera si introducono sia i dati per l’utilizzo della P101 come esecutore di singole istruzioni, che i codici delle istruzioni di un programma da eseguirsi successivamente. La distinzione tra le diverse modalità è descritta a pagina 36 di questo documento (Pulsanti Introduzione e Stampa Programma). Se i dati numerici, sono seguiti da istruzioni di salto o start, si avvia il programma precedentemente inserito. Se l’istruzione introdotta è diversa da salto o start, si ha l’esecuzione immediata dell’istruzione con : • Stampa dati e istruzione. • Esecuzione immediata della istruzione. • Ritorno in SA in attesa nuovo intervento operatore. Anche con programma introdotto da cartolina, il suo avvio avviene da tastiera con l’inserimento del codice dell’istruzione tra S, V, W, Y, Z. I cicli meccanici di tastiera, attivano con i μSwitch di codice, il μSwitch AK avente funzione di strobe. Fanno eccezione il 1° ciclo di reset ed i tasti virgola e segno meno che non attivano AK. I micro AE ed AF codificano con: • 00 Dato numerico. • 11 Indirizzo di registro. • 01 Codice di istruzione. I micro AA – AD, rappresentano il codice di dato numerico, indirizzo o istruzione. In ogni caso detto codice viene memorizzato nel registro K (KA – KD). In Appendice A. Codici da tastiera, si trova il dettaglio dei codici attribuiti ai tasti. La sequenza degli eventi di gestione è la stessa per ogni tipo di tasto, con: AK Strobe del codice. PS Strobe sincronizzato alla temporizzazione di Crt. NG Assicura 1 solo codice a battuta tasto. NA Attivo sul Crt del TA in R. NB Attivo sul Crt seguente il TA in R. Dato numerico I dati numerici, contraddistinti da AE e AF entrambi a 0, sono memorizzati nel registro M. La cifra (digit) è inserita nel Crt seguente quello corrispondente al TA di R. L’inserimento della 1° cifra numerica con WE ( SA * PS * NM \ * AF \ * CT \), azzera di M cancellando il numero precedente. La posizione del puntatore TA in R è indeterminata. Il TA in R, è utilizzato pure come puntatore dell’istruzione da eseguire, quindi la sua posizione dipende dalla logica di un eventuale programma. Durante la fase di introduzione del dato il TA in R, rimane fisso, i Crt inseriti precedentemente lasciano il posto al nuovo essendo ritardati in blocco da un giro con K inserito, XD ( CG * LM * ND * WM \ * YD \). Ciò è necessario se si è interrotta l’esecuzione del programma per introdurre un dato e riavviare il programma dal punto di interruzione. La battuta dei tasti segno meno (AM), virgola (AV), clear (AN), viene memorizzata rispettivamente in NE, NF, NC. A seguito del tasto di segno meno (AM), SA * NE * PM * TC * CT \, inserisce il bit TC, su tutti i Crt di M con PM attivo. Il tasto di segno meno esegue la sua funzione anche se è battuto prima del tasto istruzione . Il codice è completato da XG (SA * NB * UH4 * AF \ * CT \), che inserisce tramite UH4 (WM + TB), i bit di servizio TB e TD sull’ultima cifra introdotta. La virgola rappresentata dal bit TD in WM ( SA * TD * NF \), è bloccata se NF = 1. WM stesso blocca il TD in XD (CG * LM * ND * WM \ * YD \), via di richiusura tramite K di M. Si ottiene che la virgola (TD), accompagna sempre l’ultima cifra battuta sino alla battuta del tasto di virgola, che attivando NF ne fissa la posizione sulla cifra delle unità. Si nota che in ogni caso, un numero senza decimali la cifra delle unità ha il TD =1. Il diagramma presenta l’introduzione di 234,56 e↑, l’operatore dopo aver introdotto 234 erra battendo il meno (AM), corregge con Clear (AN), termina introducendo correttamente 234,56 e↑. Diagramma Introduzione dato con tasto Clear. Il diagramma mostra l’inserzione dell’ultima cifra decimale 6, nel Crt individuato da NB con il shift relativo delle cifre 234,5 , introdotte precedentemente. Diagramma Inserzione cifra. 62Il tasto Clear (AN) setta NC e il gate VW (SA * AN * AP \), resetta NE ed NM. VH (SA * AK * NM \), tasto con NM reset, resetta NF. Un successivo tasto numerico o istruzione, attivando XW resetta NC. Diagramma Tasto Clear. Indirizzo Un tasto indirizzo attiva entrambi AE ed AF. La sequenza di eventi di gestione del tasto è uguale a quella dei tasti numerici con la differenza che AF = 1, indirizzo o istruzione, blocca la scrittura del codice in M. In alternativa AE abilita XK (SA * AE * NB * TK ), di conseguenza WV, che scrivono il codice in K col 1° fronte, nei successivi 4 bit in TK, il codice è trasferito in HE – HH. Si ricorda che in caso di indirizzo M si può omettere la battuta del tasto. Diagramma Tasto Indirizzo. La battuta del tasto split, appartenente alla famiglia degli indirizzi ne ripete gli eventi, in più con (SA * AE * AD * HE * CT \) si ha la richiusura dei 4 bit più significativi di H (HE – HH), che si sovrappongono al codice del tasto (8). Oltre alla richiusura il vecchio contenuto (7) viene spostato pure in HA – HD, il risultato finale sarà F7. Il 7 sarà espulso da H dal codice istruzione. Diagramma Tasto Split Indirizzo. Istruzione Vale quanto detto per l’indirizzo, con XW (SA * AE \ * NB * TK \ * SO \) al posto di XK. XW scrive il codice istruzione in K col 1° fronte, nei successivi 4 bit in TK /, il codice è trasferito in HE – HH. L’indirizzo è trasferito in HA – HD. Risultato finale mostrato nell’esempio è 2F (↑e). Diagramma Tasto Istruzione. Esecuzione istruzione singola da tastiera Nello stato SA, tastiera sbloccata, WL (SA * TA * NM \ * SO \) in TA abilita UC4 la sino alla battuta del 1° tasto che setta NM. UC4 clock di H lo azzera. Ogni • • • • • • battuta di tasto è seguita dalla sequenza: AK Strobe da. AA – AF Codice da μSwitch tastiera. Appendice A. Codici da tastiera . PS Strobe sincrono con temporizzazione Crt. NG Settato sul fronte di discesa di PS, Abilita gestione Crt. NA Set da TA il R (SA * NG * LR * TA * LR) per un Crt. NB Set alla caduta di NA, attivo per il Crt seguente NA. NA – NB sono utili per l’inserimento in M, del codice numerico nel Crt seguente quello individuato dal TA in R. Per i tasti indirizzo o istruzione si utilizza lo stesso dispositivo hardware. Il tasto indirizzo attiva XK (SA * NB * AE * TK). XK in NB abilita 4 clock in TK, che caricano l’indirizzo contenuto in K in HE – HH. La battuta del tasto \ registro splittato, emette un codice indirizzo che attivando XK ne ripete il ciclo. Il gate SA * AD * AE * HE * CT \ in RH permette la sovrapposizione del bit TD del tasto \, ai bit introdotti in H dal tasto precedente. Risultato finale, in HE – HG si ha il codice del registro e in HH il bit di split. 64Il tasto istruzione attiva XW (SA * NB * AE \ * TK \ * SO \) , il quale in NB abilita 4 clock TE – TH, che caricano l’istruzione contenuta in K in HE – HH , l’indirizzo precedentemente caricato si sposta nei bit adiacenti HA - HD. NB a seguito della battuta di un tasto indirizzo o istruzione genera WV (XK + XW). WV con WV * AF * AE \ , setta NH. NH con CG * NH * TT \ * SC \, genera YA, quindi MS che chiude SA e blocca la tastiera. I 4 diagrammi mostrano in sequenza: • Insieme della battuta dei tasti E, \, √. Radice quadrata di e (Split). • Tasto E. • Tasto \. • Tasto √. Diagramma Sequenza tasti Indirizzo, Split e Istruzione. Diagramma Tasto Indirizzo. Diagramma Tasto Indirizzo splittato. Diagramma Tasto Istruzione. Stampa La stampa viene eseguita dalla sequenza di 3 stati SM, SN ed SS. L’or di stati SM + SN origina CD che pilota il movimento del carrello. Il carrello in moto aziona il μSwitch AW il quale è tarato per muoversi durante la parte di rotella priva di denti. Il segnale denti di rotella fonica OK, condizionato da AW genera WX, data la sincronizzazione con AW, il 1° fronte di WX sarà dovuto al 1° dente. WX, periodo di 33,33 mSec, è posto in ingresso al circuito integratore WZ, Essendo il numero di denti 17, con una circonferenza che ne permette 24, il tempo in cui WZ è set sarà: 33,33/24*17 = 23,6 mSec. Il tempo WZ reset sarà 33,33 – 23, 6 = 9,72 mSec. • SM • SN • SS Attende l’avvio del carrello AW. Stampa i simboli istruzione ed indirizzo se diverso da M. La terza colonna è sempre uno spazio separatore. Stampa il contenuto del registro selezionato. Con pulsante Registra Programma attivo, dura un solo giro e non stampa. Attende che il carrello ritorni a casa. La caduta di AW segnala la fermata del carrello ed abilita la fine di SS. Appendice C. Tabella corrispondenza Simboli e Ruota fonica. La battuta del martello avviene a seguito di una conta dei denti, che termina con un riporto (>15) che attivo il Crt seguente in TA setta NE. La condizione di fine conta, in attesa di battuta viene memorizzata in NK. L’ asincronismo tra rotazione del tamburo e temporizzazione, non esclude la coincidenza di Gap e riporto che ritarderebbe la battuta. Onde garantire uniformità di battuta, si introduce un flip flop NC, di sincronismo, azionato direttamente dal fronte del dente. Diagramma Stampa di codice 3. 67Considerato che il codice del simbolo da stampare è caricato nel contatore nella forma complemento a 15 (Inversione binaria): • Caso codice 3 (0011). Viene caricato 12 (1100). Il riporto si ha dopo 4 conte e la battuta in corrispondenza del 5° dente. • Caso codice 0 (0000). Viene caricato 15 (1111). Il riporto si ha dopo 1 conta e la battuta in corrispondenza del 2° dente. • Caso codice 15 (1111), corrispondente all’istruzione di salto Z. Viene caricato 0 (0000). Il riporto si ha dopo 16 conte e la battuta in corrispondenza del 17° dente.